Power Efficient Clock Distribuition for Switched Capacitor DC-DC Converters
In various VLSI based digital systems, on-chip interconnects have become the system bottleneck in state-of-the-art chips, limiting the performance of high-speed clock distributions and data communication devices in terms of propagation delay and power consumption. Increasing power requirements and p...
Đã lưu trong:
| Những tác giả chính: | , |
|---|---|
| Định dạng: | EJournal Article |
| Được phát hành: |
Institute of Advanced Engineering and Science,
2018-04-01.
|
| Những chủ đề: | |
| Truy cập trực tuyến: | Get fulltext |
| Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Internet
Get fulltext3rd Floor Main Library
| Số hiệu: |
A1234.567 |
|---|---|
| Sao chép 1 | Sẵn có |